如何用产生式表示异或逻辑 异或电路逻辑图

1、即两个数（例如a和b），相同（两者都为真或两者都为假）时，逻辑异或后即为假（通常用0表示），不同（一方为真，一方为假）时，逻辑异或后即为真（通常用1表示）。
2、可以用真值表分析.分别输入0,0; 1,0 ; 0,1 ;1,1.确定输出值,再与异或门的真值表比对。如果相同表明是正确的。
3、设计过程可以把异或关系转化成与非关系或其他关系,再根据逻辑式画出电路图。