jk触发器是基于触发器的逻辑电路。它由两个输入端(j和k)、一个时钟端(c)和两个输出端(q和q')组成。jk触发器是一种带有反馈的数字电路，它的状态可以通过输入信号来改变。jk触发器可以用于数字计算机、通信和控制电路等方面，常用于计数器、分频器、模拟-数字转换器等电路中。
在jk触发器中，j和k输入端的信号用来控制输出端的状态。当输入端j和k同时为1时，jk触发器的输出状态增加了。当输入端j和k同时为0时，输出状态保持不变。当j为1，k为0时，jk触发器的输出状态变为1；当j为0，k为1时，输出状态变为0。当时钟端(c)接收到上升信号时，传输门会在j和k输入信号的作用下进行逻辑运算并输出。如果jk触发器的输入端j和k均为1，则其状态在上升沿时翻转。这种翻转称为“触发”操作，因此这种触发器也被称为“flip-flop”。
需要注意的是，在jk触发器的输入信号中，当j和k均为1时，其输出状态可能为1或0，具体取决于前一个状体的输出值。因此，jk触发器具有比其他触发器更为复杂的功能，并可以实现多种逻辑电路的设计和应用。
总之，jk触发器是一种广泛应用于数字电路的带反馈逻辑电路，其基本逻辑功能是通过j和k输入信号的组合来确定输出状态的变化。