翻译自——eetimes
ibm对其前沿商用处理器power9进行了升级。这些芯片是为最先进的超级计算机和最苛刻的数据中心工作负载而设计。ibm表示，power9的性能是power8的1.5倍，这得益于该公司能够设计出的最先进的i/o子系统技术。接下来是techinsight的技术评估，它深入研究了power9的一个版本的工作原理。
ibm为power9采用了一种新的微架构，如14 nm fd-soi finfet，结合了用于edram l3高速缓存的深沟电容，这使得edram单元阵列、sce等性能得到了改善，也具有非常低的延迟，并保留了性能规格。ibm的目标是将下一代power10缩小到10 nm甚至7 nm，以获得更多的性能改进和更低的延迟。
本文总结了techinsights对ibm 14hp hkmg fd-soi finfet edram cell架构、流程和设计的分析，这些分析最近在ibm power9处理器中使用。
ibm power9 02cy297 fc-plga组件由一个nimbu52c处理器芯片和用于l3缓存的edram块组成，由global foundries (gf)制造。深沟电容(dtc)和soi edram单元设计，取代了sram，这是ibm power和system-z处理器上高密度和高性能高速缓存存储器的核心解决方案之一;然而，最近的14hp dtc soi edram电池设计与之前的22nm soi技术有很大的不同。
次图显示了ibm的dtc edram技术节点和单元大小的最新趋势。自从在45nm edram中首次引入dtc结构以来，ibm/gf已经采用并采用了对edram (dtc edram或dt edram命名)缓存区域的dtc结构。ibm power8 22 nm dtc edram单元由soi/box和gate -first hkmg组成，而ibm power9 14 nm dtc edram单元采用finfet + hkmg rmg(替换金属门)门禁(wl)设计。
dtc edram技术节点和单元大小的最新趋势。
techinsights对ibm power9处理器的edram进行了分析，并列出了在架构、流程、材料和设计方面gf一系列的创新，
global foundries fabbed 14hp fd-soi
3rd hkmg edram
第一款带有rmg的finfet edram
第四深沟槽电容器(dtc) edram
用于l3缓存的edram
0174 µm2 soi dram bit cell with 8f2
dtc edram cell capacitance (estimated) ~8.1 ff/cell with ulk hfo/sion high-k dielectrics and dtc depth 3.5 µm
采用直接转矩技术生产电池电容器和去耦电容器
esige (pmos门)的双外延层+esige (pmos gates)
共17层金属(不含铝ubm连接层)
64纳米1x m1至m5节距，2x m6至m9节距，以及4x m10和m11节距
ulk介质适用于m1到m9 ild，而lk ild适用于m10到m15
据悉ibm将发布4个power 9版本。其中的两个版本用了每个内核8线程及每个芯片12内核的结构，可用于ibm 的power虚拟化环境；另外两个版本用了每个内核4线程及每个芯片24内核的结构，可用于linux。二者均有2个版本，一个版本用于两插槽8 ddr4 端口服务器，另一个版本用于多芯片、缓冲 dimm型服务器。
多元化的选择有助于吸引 oem商家。ibm 一直在利用openpower社群试图鼓励其他商家建造power系统，openpower社群现有200 多个玩家。到目前为止，中国对该社群的兴趣十分大，一家中国合作伙伴正在造自己的power芯片。
power 9在有些部件里用了标准ddr4 dimm内存，这可以降低oem门槛，因为可以将包装商品化从而降低成本。
power9 的 120 mb l3分成 10 mb的块，供两个内核共享
ibm 的brian thompto 在hot chip活动上第一次公开介绍power 9
power 9 的加速策略或许是该款芯片最有意思的东西。
power 9是第一个使用了每秒16 gtransfer、 pci express 第4 代互连的微处理器，而pci express 第4代互连的最终规格仍在等有待有关部门的批准。另外，power 9还用了新的 每秒25 gbit物理互连，名为ibm bluelink。
两个互连均支持 48 个通道，并可容纳多种协议。pcie 链接利用ibm 的 capi 2.0 连接 fpga 和 asic。bluelink将配置新一代nvlink及新的capi。nvlink的开发也可用于nvidia gpu。
dtc = deep trench capacitor. esic = in situe doped epitaxial si:c (c cannot be detected due to a very low doping level of ~e15/cm3)
深沟槽结构也用于与单元电容器相同尺寸和材料的片上电压供应解耦。dtc高k介电材料选用极薄的hfo层，mis电容器选用锡。hfo具有很高的介电常数(~25)，而薄的锡层可能增加了介质的热稳定性(带隙6.5 ev)和cb偏移。电容器的顶板采用了一种非常适形的5.8 nm厚度锡原子层沉积(ald)工艺。多晶硅带模式是大量的掺杂和用于连接dtc到访问设备，这与之前的22nm edram的设计相同。
如上表所示，通过比较流程;14 nm finfet soi edram vs. 22 nm planar soi edram。平面 soi edram 单元需要通道掺杂和光晕注入，而14nm finfet fd-soi edram 单元不需要它们，即14hp edram cell通道未掺杂。栅极氧化物、tialc/ tin基wf层和tialo/w栅极填料被集成用于有源鳍上的edram访问栅极。
这个表总结了beol cu金属层、节距和固体层的情况。ibm power9处理器模具总共由17个金属层组成，使用了所有cu材料，比之前的15个增加了2层。ibm power8 cu金属层使用80 nm 1x路由m1到m5, 1.8x路由m6到m7，而ibm power9 metal层使用64 nm 1x m1到m5, 2x路由m6到m9。m1设计缩减了20%。每一层beol ild都采用了siof-based lk and sioc-based ulk材料。
延伸阅读——ibm power系列处理器的前世今生
power是power optimization with enhanced risc的缩写，是由ibm开发的一种risc指令集架构(isa)。
ibm的很多服务器、微型计算机、工作站和超级计算机都采用了power系列微处理器。power芯片起源于801 cpu，是第二代risc处理器。在1990年，power 芯片被rs或risc system/6000 unix工作站(现在称为 eserver 和 pseries)所采用。从power 3开始以及之后推出的power系列微处理器都采用的是64位powerpc架构。
801的设计非常简单，但是由于所有的指令都必须在一个时钟周期内完成，因此其浮点运算和超量计算(并行处理)能力很差。power体系结构就着重于解决这个问题。power芯片采用了100多条指令，是一个非常优秀的risc体系结构。
powerpc，最初的含义却不是power，而是performance optimized with enhanced risc；pc指的是performance computing。目前，主流的powerpc处理器制造商有ibm、freescale （原摩托罗拉半导体部,现已与nxp合并）、amcc、lsi（已被avago收购）等。其中以ibm和freescale的powerpc处理器最为流行。ibm的powerpc家族ibm目前共有3个主要的power系列：power、power pc和cell。power，power pc中间，还有一个star系列。
编辑：muyan来源：eeworld